01
Signoff 阶段收敛慢
后端设计进入签核阶段后，ECO、仿真、验证反复循环，单次迭代可能耗费数天甚至更久，直接影响 tape-out 节奏。
2021
公司成立，持续深耕芯片后端物理仿真与可靠性分析
30+
知识产权布局，覆盖电路数据处理、仿真、版图分析与 EDA 工具链
100x
核心算法在典型场景下实现显著仿真效率提升
1+N+X
以生成式平台锚定未来能力，以 Curator-ECO 和数字仿真产品构成当前工程化落地矩阵
Industry Challenge
芯片设计真正昂贵的，不是一次仿真，而是反复迭代的闭环成本
在先进工艺和复杂 SoC 项目中，Signoff、ECO、PPA 优化和可靠性验证高度耦合。传统工具可以分析问题，却难以自动生成可验证的修复策略。
02
PPA 优化依赖人工经验
功耗、性能、面积、可靠性和时序之间高度耦合，传统流程难以在有限时间内系统探索更优解。
03
多工具链割裂
仿真、分析、优化和修复分散在不同工具和团队之间，设计知识难以沉淀为可复用、可自动决策的模型能力。
Platform
Chipoly Physical AI Platform
以 Large Circuit Model 为物理底座，以强化学习和大语言模型为智能引擎，芯聚科技正在构建面向芯片设计流程的 AI-native EDA 平台。
01
数据层
支持网表、LEF/DEF、GDSII、PLOC、PVT、工艺文件、寄生参数、设计规则等多源工程数据。
02
物理模型层
基于 Large Circuit Model 对电流响应、功耗、IR Drop、EM、时序和寄生效应进行快速建模与预测。
03
智能决策层
结合强化学习与多目标优化，在复杂 PPA 约束下自动搜索 ECO 策略和设计修复路径。
04
应用层
面向全自动 ECO、EM/IR 签核、RC 提取、Timing 分析和生成式电路设计等场景提供工程化工具。
Products
从签核工具到 AI 设计闭环，Curator 产品矩阵覆盖关键后端流程
芯聚科技以 1+N+X 产品战略推进 AI EDA 工程化落地：Chipoly Generative Design 作为最具创新力的未来平台方向，Curator-ECO 作为工程化切入，Curator-EMIR、Curator-Power、Curator-STA 构成数字签核仿真产品基础。
X / 生成式设计平台
Chipoly Generative Design
芯聚最具创新力的平台方向。基于物理模型与 LLM，从自然语言规格理解、候选拓扑生成、参数搜索、仿真验证到自动修复，探索下一代芯片设计交互方式。
- 自然语言规格理解
- 候选电路与拓扑生成
- 物理仿真验证闭环
- 自动修复与持续迭代
1 / 全自动 Signoff ECO
Curator-ECO
面向 Signoff 阶段的全自动 ECO 工具，通过快速仿真和智能策略引擎帮助设计团队更快完成后端收敛。
查看独立介绍 N / 数字 EMIR 仿真Curator-EMIR
面向数字芯片的 EMIR 仿真工具，覆盖电迁移、IR Drop、电源网络热点定位与可靠性风险分析。
查看独立介绍 N / 功耗仿真Curator-Power
面向芯片功耗建模与仿真的工具，支持动态功耗、静态功耗和功耗热点分析，为 PPA 优化提供基础数据。
查看独立介绍 N / 时序仿真Curator-STA
面向后端流程的时序仿真与分析工具，支持时序收敛、路径风险定位和 ECO 策略评估。
查看独立介绍Solutions
面向真实芯片项目的 AI EDA 解决方案
生成式设计平台
从规格理解、候选生成到仿真反馈，形成可迭代的 AI 设计回路。
ECO 与多目标 PPA 优化
把后端修复、功耗、性能、面积与可靠性权衡放入同一优化闭环。
多参数签核仿真
覆盖 EMIR、Power、STA 等关键物理指标，支撑更早的风险定位和签核判断。
Case Studies
客户案例：可量化的工程结果
围绕后端周期、芯片面积与量产安全的三类项目实践，展示芯聚生成式平台在真实设计约束下的落地能力。
加速芯片设计流程，缩短 60% 后端设计周期
面向先进工艺大规模 SoC 项目，Curator 平台将问题定位、ECO 策略生成与仿真验证连接为自动闭环，使后端违例修复从多轮人工迭代压缩到一周级收敛，达到 tape-out 标准。
缩小芯片面积，节省高达 20% 流片费用
面向高度定制化 AI 模块，芯聚工具在快速变化的设计约束下持续探索面积、功耗与性能边界，帮助客户减少经验性余量，在有限时间内找到更小的芯片设计面积。
多版本信息安全方案，业界首创
面向大规模量产芯片，芯聚科技结合物理模型与设计自动化能力，构建多版本芯片防伪安全方案，将反向破解成本提高 100 倍以上，同时保持设计成本稳定。
About Chipoly
芯聚科技是一家 AI-native 的物理模型与芯片设计智能化平台公司
芯聚科技 Chipoly 成立于 2021 年，总部位于广东珠海，由来自国际领先 EDA 和芯片设计体系的团队创立，长期深耕电磁物理模型、芯片可靠性分析和后端设计流程。
公司基于自研 Large Circuit Model，一方面以物理模型结合强化学习，构建面向签核、ECO 和多目标优化的闭环设计工具；另一方面以物理模型结合大语言模型，探索从自然语言规格到电路生成、仿真验证和自动修复的生成式设计应用。
- 使命
- 让芯片设计从工具自动化走向 AI 驱动的智能闭环。
- 愿景
- 成为下一代智能芯片设计基础设施。